分享免费的编程资源和教程

网站首页 > 技术教程 正文

计算机组成原理(13): CPU基本设计之六——分支跳转指令的数据路径

goqiw 2025-03-14 16:53:37 技术教程 5 ℃ 0 评论

跳转(Jumps)指令的数据路径

跳转指令的格式和执行结果如下:

让我们继续在ST指令的数据路径的逻辑电路的基础上,简单添加元件,实现JMP指令的数据路径。

JMP指令的核心就是保存当前 (顺序执行下一条指令的地址)的值到寄存器 ,将寄存器 的值设置为下一条指令的地址 。

为此添加了5-to-1MUX,所以我们需要3-bit控制信号PCSEL

  • PCSEL=0时,PCPC+4,指向下一条指令。
  • PCSEL=2时,选择寄存器Ra的值。
  • 稍后我们将了解其他PCSEL输入值的含义。

要实现Reg[Rc]PC+4,使PC+4的输出接入到3-to-1MUX上的0输入端,此时设置WDSEL=0, WREF=1,择选择PC+4的值写入寄存器文件中的寄存器Rc 。

在执行ALU JMP指令时,我们关注数据流,有两条数据流向:

  • Reg[Rc]PC+4,:可参照LD指令
  • PCReg[Ra]:设置PCSEL=2即可。

分支(Branches)指令的数据路径

分支指令执行的格式和执行结果如下:

让我们继续在JMP指令的数据路径的逻辑电路的基础上,简单添加元件,实现BEQ、BNE指令的数据路径。

分支指令需要一个附加的地址偏移加法器,通过加法来计算目标地址。从指令中的小常量C字段ID[15:0]的符号位ID[15]复制16次形成的32位的操作数STC(C)的4倍作为当前PC值的偏移量。偏移加法器的输出变为5-to-1MUX输入端1,若PCSEL=1,则该输出将成为PC的下一个值。

仅需要将 左移两位即可。在它值的低端位插入两个00位。而且,像以前一样,符号扩展位ID[15]仅须复制14次即可。而不需要其他逻辑。

还需要从寄存器文件的第一个读取数据端口RD1引出数据作为或非门的输入,测试该值,若寄存器Ra内的值的所有位均为0 ,则或非门的输出Z1 ,否则为0

控制逻辑可使用Z值来确定PCSEL的正确值。

如果用Z表示采用该分支,则PCSEL=1,并且偏移加法器的输出成为 的下一个值。

如果未采用该分支,则PCSEL=0,并且PC+4成为PC 的下一个值。

在执行ALU Branch指令时,我们关注数据流,有两条数据流向:

  • Reg[Rc]PC+4,:可参照LD指令
  • PCPC+4+4*SXT(C):设置PCSEL=1即可。

LDR(Load Relative Instruction)指令

LDR指令的格式和执行结果如下:

LDR指令类似于LD指令,只是主内存的地址是从分支偏移加法器而来。

LDR指令将参照当前指令的位置 ,那么这样做到底有什么好处?是否要将指令中的二进制编码加载到寄存器中当作操作数?

LDR的用例是访问必须存储在主内存中的大常量,因为它太大,无法放入指令中的ID[15:0] 上,在如下的用例中,编译后的代码需要加载常量123456,所以需要LDR加载:

C语言的编码为:

x = 1111111;
x = x*123456;

Beta ISA汇编语言的编码为:

                 LD(x,r0)  
                 LDR(constant,r1)   
                 MUL(r0,r1,r0)
                 ST(r0,x)
                 ....
constant:  LONG(123456)
                 ....
x:              LONG(11111)

由于上述只读常量是程序的一部分,因此将其放在程序的指令代码之后。请注意,我们必须小心地放置数据的存储位置,以免该数据被当成指令。

让我们继续在BEQ、BNE指令的数据路径的逻辑电路的基础上,简单添加元件,实现LDR指令的数据路径。

要将地址偏移加法器的输出路由到主内存的地址端口ADR,我们将添加2-to-1MUX

将偏移加法器的输出接到2-to-1MUX1输入端,将寄存器文件的第一个读数据端口RA1接到2-to-1MUX0输入端。这样就需要控制信号ASEL

  • ASEL=1时,地址偏移加法器的输出被选择接入到ALU的第一个操作数端口A
  • ASEL=0时,寄存器文件的第一个读数据端口RA1被选择接入到ALU的第一个操作数端口A

在执行ALU JMP指令时,我们关注数据流:

ASEL=1,使得地址偏移加法器的输出PC+4+4*SXT(C) 被选择接入到ALU的第一个操作数端口A;然后要求ALU对第一个操作数进行布尔运算,其计算结果就是第一个操作数本身,即PC+4+4*SXT(C)。

ALU的输出接入到数据内存的地址端口,选择一个数据内存的地址;此时设置控制信号WDSEL=2,选择数据内存的读出数据端口RD的数据通过3-to-1MUX ,到达寄存器文件的写数据端口WD ,写入寄存器Rc ,当然前提是控制信号WERF=1

STR指令

STR指令无需添加任何硬件,结合ST指令和LDR指令,各位可以非常容易分析其数据路径。这里不再详述。

本文暂时没有评论,来添加一个吧(●'◡'●)

欢迎 发表评论:

最近发表
标签列表